数模混合设计与验证工程师

1. 参与 数字前端和数模混合电路 设计、验证和仿真，包括 处理器、通信接口、控制逻辑、ADC/DAC 接口、时钟管理等； 2. 编写 设计规格说明书，确保设计过程规范化、系统化； 3. 进行 RTL 代码开发（Verilog/VHDL/SystemVerilog），保证代码的高效性和可维护性； 4. 参与 逻辑综合（Synthesis） 及 静态时序分析（STA），优化性能、功耗和面积； 5. 参与 数模接口（AMS）仿真，与模拟设计团队紧密合作，确保电路的正确性和可实现性； 6. 负责 模拟建模（包括创建与验证模拟模型），确保设计符合性能要求，并与数字电路进行有效协同； 7. 负责 芯片验证 工作，搭建测试环境，编写测试用例，提升验证覆盖率； 8. 进行 DFT（可测性设计） 相关工作，如扫描链插入、MBIST 设计等； 9. 参与 形式验证（Formal Verification），确保设计的功能正确性； 10. 协助测试和验证工程师进行 芯片功能验证和性能测试，分析测试结果并进行设计优化； 11. 撰写技术文档，为产品应用提供技术支持； 12. 参与团队设计/验证流程优化及自动化工具开发，不断提升专业技能。

职位要求

1. 电子工程、微电子、计算机工程或相关专业 本科及以上学历，硕士优先； 2. 2.0-3 年数字前端/数模混合设计或验证经验，优秀毕业生亦可； 3. 熟悉 Verilog/VHDL/SystemVerilog 语言，具备良好的编码规范和风格； 4. 了解 数模混合电路基础知识，如 ADC/DAC、PLL、LDO、Comparator 等，熟悉 AMS 仿真者优先； 5. 具有 模拟建模 经验，能够创建和验证 模拟电路模型（如电源管理、电压参考、信号处理等）； 6. 熟练使用 数字设计工具（如 Synopsys DC、Cadence Xcelium、Mentor ModelSim）和 验证工具（如 VCS、QuestaSim、Cocotb）； 7. 具备 基本的时序分析、逻辑综合和功耗优化 经验，了解 ASIC 设计及验证流程； 8. 优秀的沟通能力，善于团队合作，能够清晰表达技术问题和解决方案； 9. 具备独立解决问题的能力，遇到挑战时能够主动思考并寻求最佳解决方案； 10. 具有快速学习新技术的能力，愿意接受新挑战并持续提升自身技能； 11. 具有流片经验者优先； 12. 具备良好的 英语交流能力和技术文档撰写能力 者优先。